Architettura aperta e flessibilità d’uso diventano le chiavi per lo sviluppo dell’innovazione di prossima generazione. La diffusione dello standard e gli impatti tecnologici, economici, geopolitici
Leggi l'articolo completo su Elettronicanews
RISC-V è un’architettura di set di istruzioni (ISA – instruction set architecture) open-source diventata uno standard de facto per l’implementazione di qualunque unità di calcolo integrata e specializzata all’interno di un sistema elettronico. La natura open-source dell’architettura RISC-V e la sua flessibilità d’uso in diversi progetti elettronici stanno generando un vero e proprio terremoto in un mercato dei semiconduttori storicamente dominato da modelli di business proprietari, come quello di Arm. Osservata in prospettiva, la tecnologia RISC-V minaccia potenzialmente, non nell’immediato, anche il comparto commerciale rappresentato dalla famiglia di architetture x86, tradizionalmente detenuto da Intel e AMD, per le CPU (centralprocessing unit) dedicate al mondo dei computer, dei server e dei data center.
La particolarmente favorevole fase evolutiva che questo standard sta attraversando, sia dal punto di vista della maturazione tecnologica dello standard e dell’ecosistema di aziende che lo sostengono, sia sotto il profilo commerciale, appare visibilmente testimoniata dalla mole di attività e collaborazioni in atto nel settore, nonché dagli ultimi risultati finanziari. Una fase di sviluppo dunque particolarmente positiva e ricca di fermento, messa in luce a più riprese anche durante il RISC-V Summit North America 2025, organizzato in ottobre a Santa Clara, California, da RISC-V International. L’evento ha presentato un programma in agenda fitto di keynote, appuntamenti, demo, sessioni verticali, case study, aggiornamenti e approfondimenti sull’avanzamento delle attività nei diversi gruppi di lavoro che partecipano al progetto.
L’acronimo RISC (reduced instruction set computer) fa riferimento a computer con un’architettura di set di istruzioni semplificata, rispetto all’architettura CISC (complex instruction set computer), mentre la lettera “V” rappresenta la quinta generazione di architetture del set di istruzioni RISC, la cui origine viene fatta risalire, tra la fine degli anni ’70 e l’inizio degli anni ’80, all’epoca della coniazione del termine da parte di David Patterson, professore all’Università della California - Berkeley. Disponendo di un set di istruzioni ridotto, i computer RISC eseguono un numero limitato e semplice di istruzioni per compiere un dato task. La filosofia RISC non è dunque un concetto nuovo, ma con la definizione e l’avvio del progetto RISC-V, nel 2010, si dà vita a un’architettura di set di istruzioni open-source e royalty-free, poi pubblicata sotto licenza BSD (Berkeley Software Distribution). Nel 2015 viene istituita la RISC-V Foundation, oggi nota come RISC-V International, per mantenere e pubblicare la proprietà intellettuale relativa alla ISA di base e tutte le sue estensioni. Nel 2016 comincia la transizione di RISC-V, da tecnologia emergente, a standard industriale, commercialmente diffuso ai livelli oggi raggiunti.
Nel 2024 Renesas annuncia l’introduzione di quelli che definisce i primi microcontrollori (MCU) a 32 bit general-purpose basati su RISC-V del settore, costruiti con un core CPU sviluppato internamente. Le MCU RISC-V R9A02G021 sono indirizzate a diversi mercati finali, che includono sensori IoT, elettronica di consumo, dispositivi medicali, piccoli elettrodomestici e sistemi industriali.
A marzo 2025, Infineon, con l’obiettivo di aprire la strada all’adozione di RISC-V nel settore automotive, rende noto il lancio di una nuova famiglia di microcontrollori basati su RISC-V e dedicati all’industria automobilistica. La nuova famiglia di MCU entrerà a far parte della linea di prodotti AURIX, consolidato marchio di microcontrollori per il settore automobilistico sviluppati da Infineon.
A ottobre 2025, la società taiwanese Upbeat Technology, pioniera nelle soluzioni ultra-low power di elaborazione dati, voce, e rilevamento edge AI, e SiFive, fornitrice di soluzioni IP e silicio per processori RISC-V commerciali, introducono sul mercato la famiglia di MCU UP201/UP301, una serie di microcontrollori RISC-V dual-core di nuova generazione progettati per offrire un’efficienza energetica estremamente elevata. Demo delle nuove MCU sono state presentate anche in occasione del RISC-V Summit di Santa Clara. La famiglia di MCU UP201/UP301 stabilisce un nuovo punto di riferimento nell’edge computing, dichiara Upbeat Technology, almeno per due ragioni: da un lato integra due core IP SiFive Essential e due acceleratori AI progettati da Upbeat, raggiungendo prestazioni per watt di primo piano nel settore. Dall’altro e consente l’implementazione di dispositivi IoT, wearable device, droni e inferenza edge AI in modalità always-on.